新益系统科技有限公司

产品资料

CoWare
PA (原ConvergenSC)：基于SystemC 系统设计开发平台	(下载datasheet)
SPD (原SPW)：基于IP库的数字信号处理 (DSP) 演算、验证平台	(下载datasheet)
PD (原LISA-TEK)：自动嵌入式微处理器IP环境设计平台	(下载datasheet)

Denali
MMAV：符合工业标准的接口验证IP。模型包括所有存储器厂家的所有存储器类型，并且经过厂家的质量验证。模型用C++编写，非常精准，具有非常有效的功能验证能力。MMAV接口验证IP是保证设计一次成功所必不可少的。	(下载datasheet)
Databahn：针对DDR存储器和串行ATA复杂接口的先进设计IP。Databahn-DRAM支持SDR、 DDR1、DDR2和Mobile SDR/DDR存储器，并能够对带宽，时延和功耗等要求进行广泛的设置。Databahn-SATA提供了一个支持串行ATA标准的可设置IP。	(下载datasheet)
PureSpec：符合工业标准，并得到广泛应用的验证IP。它的解决方案包括PCIE、USB、Ethernet和SATA，用来对设计进行一致性和互用性验证。	(下载datasheet Ethernet、PCIE、USB、SATA)

EVE
在开发项目中，速度对项目的开发周期至关重要，但Debug的能力也是制约开发人员的另一个瓶颈，EVE提供了非常强的Dubug能力，可以提供动态与静态探针，并和其他第三方的验证仿真工具集成在一起，同时还提供了逻辑分析仪和硬件触发器的功能，大大方便了开发人员。在做硬件仿真中，我们希望得到容量可以扩展、Software Debugging以及Hardware Debugging的能力强、仿真速度快、Setup/Compile的时间短、花费少的硬件加速工具。而EVE在这几个方面可以提供很好的支持，提供最大可以扩展到50M ASIC Gates的设备，并提供了很好的软件以及硬件Debugging的开发平台，它是目前速度最快的硬件仿真器。速度可以达到MHz级，Setup也非常容易。它提供的PCI板卡式设备，能方便用户使用，相对其他的硬件加速器，性价比最高。 EVE目前提供三类产品：
ZeBu-UF是PCI板卡，最大支持600万门ASIC （不包括memory）。	(下载datasheet)
ZeBu-Personal适用于两方面：block级的验证、多个逻辑block和嵌入式软件做协同验证，它能够帮助SoC用户在设计早期验证设计方案，从而降低流片失败的风险，并缩短产品上市周期。它的性能：	(下载datasheet)
1、快速环境搭建：直接用RTL进行编译，不需修改原来代码。
2、容量：5百万门ASIC，内存可扩展至512M。
3、速度：可达到60MHz 设计时钟（系统时钟为300MHz）
4、方便的硬件调试：运行时可观察内部所有信号（无需重编译）
5、与主流设计工具无缝集成：可与VCS、NC和ModelSim进行协同仿真，可使用Verdi进行调试。
ZeBu-XXL基于专用处理器的硬件加速器，实现快速找错、编译、仿真，能和软件仿真器无缝兼容并支持多用户同时使用，支持最大512百万门ASIC，128Gbyte的板上内存，针对RTL仿真能加速10至20倍，对门级能加速50至100倍，对ATPG/BIST能加速1000倍，并且支持SystemVerilog的断言。	(下载datasheet)

Atrenta
SpyGlass：Atrenta的主要产品，SpyGlass平台针对VERILOG和VHDL用先进的静态和动态分析来检查和诊断设计中可能存在的潜在问题，然后用其分析和追踪引擎来追踪问题的根源，最后给出一个解决问题的方法和建议。SpyGlass能够指出SoC问题中的非常复杂的问题，例如跨时钟域问题、同步问题以及SoC设计中的集成问题。并且，SpyGlass还可以检查电子设计规则(ERC)来确保设计符合工业设计标准或者用户自己定义的标准。	(下载datasheet)
SpyGlass-Power：能够让用户快速分析出设计中的功耗效率问题，从而在没有达到后端工序的情况下快速地进行功耗的优化，在Power Estimate工具中，用户甚至可以在不进行逻辑综合和物理实现的情况下对功耗进行量化的计算。	(下载datasheet)
SpyGlass-Constraints：帮助设计人员在设计的整个流程中生成、验证和管理他们的约束文件。	(下载datasheet)
SpyGlass-DFT：提供了能够预测ATPG的测试覆盖率分析的能力，基于这个选项，用户可以很容易地预计所作设计的可测试性并且利用工具提供的指导来提高设计的可测试性。	(下载datasheet)
SpyGlass-CDC：提供了业界最完整的多时钟域解决方案，能自动识别各种同步手段(包括HandShake，FIFO)，能采用Formal引擎验证同步方法在功能上的正确性。	(下载datasheet)

Carbon
在FPGA/ASIC的原型准备好之前，Carbon Model Studio（CMS）可使工程师针对系统原型进行快速整合及功能验证。凭借其多项具有专利的优化措施，它能够将用户已有的RTL模块转换成仿真速度极快同时具备周期级精度的C模型。CMS方案整合了ESL工具和SystemC，有助于软件开发人员在完整系统级架构下容易地验证其软件设计。此外，它还支持架构设计师进行早期架构验证、探测及性能分析。CMS创新的使用了Replay和OnDemand技术，通过使用已有的仿真结果和去除不必要的仿真时序，大大提升了系统的仿真速度。CMS能够方便的和CoWare的Platform Architect结合起来，从而建立系统级的SoC虚拟平台供架构分析师、验证人员和软件开发人员使用。	CMS(下载datasheet)
	CMS_CoWare
	CMS_Model Validation
	CMS_SystemC

Mentor Graphics
FPGA Advantage (FPGA集成设计环境)：为FPGA设计提供一套集成易用的完整解决方案，涵盖设计的创建、仿真、综合、布局布线以及文档和设计的管理。	(下载datasheet)
HDL Designer (设计创建和管理分析工具)：包含设计管理、设计创建、设计分析、可视化和文档管理功能，HDL Designer为提高设计效率和设计质量提供了无与伦比的灵活手段和功能。	(下载datasheet)
Precision RTL (RTL综合)：适用FPGA发展的新一代RTL 综合器，具有非常直观的界面、准确的时序分析和先进的优化算法，能同时满足最佳设计结果和最短上市时间的要求。	(下载datasheet)
Precision Physical (物理综合)：充分利用布线规则和延时信息对逻辑和布局同时优化，是业界唯一把逻辑、时序、物理视图集成在一个单一直观的环境里来控制时序的工具。	(下载datasheet)
ModelSim (VHDL，Verilog和Mixed-HDL仿真器)：是业界最流行最优秀的HDL仿真器，它采用众多的核心仿真技术，提供丰富的调试环境，在VHDL和Verilog混合仿真市场上一直保持领先地位，适合RTL和门级电路仿真，为FPGA/ASIC设计的首选，它采用直接优化的编译技术、Tcl/Tk技术，和单内核仿真技术，编译仿真速度快，编译的代码与平台无关，还能保护IP核，个性化的I图形界面和用户接口，为用户加快调错提供强有力的手段。	(下载datasheet ModelSim SE ModelSim PE)
Questa：是业界唯一能够支持所有验证流程并提高质量和生产力的数字电路功能验证集成化平台。是第一个基于标准的单内核的验证平台，它统一的用户界面集成了ModelSim、Constrain Solver、Assertion、功能覆盖率统计。	(下载datasheet)

如欲了解以上产品更详细信息，请E-mail：sales@newplus.com.cn